|
PCI-SIG确认PCIe 5.0/6.0将使用新线缆设计，名为“CopprLink”近日PCI-SIG在美国丹佛科罗拉多会议中心举行了SC23会议，向成员展示了PCIe技术演示和新的PCI快速线缆命名方案，强调了PCIe技术是高性能计算互连的首选。PCI-SIG表示，PCIe内部和外部线缆新命名方案为“CopprLink”，目前正在制定PCIe 5.0和PCIe 6.0的内部和外部线缆规范，目标是今年内发布。 PCI-SIG的演示重点是高性能计算（HPC），因此CopprLink可能会将目标放在了接口的数据传输上，以便为下一代平台上的各种设备提供最佳的传输带宽，供电问题或许不是考虑的重点。如果CopprLink与供电密切相关，那么应该会努力解决当前12VHPWR标准遇到的一些问题。虽然“12V-2×6 PCIe 6.0”连接器新设计已经发布了，不过似乎还有改进的余地。
PCI-SIG早在去年1月就发布了PCIe 6.0规范，主要面向数据密集型市场，比如高性能计算、数据中心、边缘计算、人工智能和机器学习（AI/ML）、汽车、物联网（IoT）以及航空航天等，并进一步加强了PCI Express作为高速互联的接口。PCIe 6.0规范将数据传输速率提高到64 GT/s，相比PCIe 5.0规范提高了一倍，16通道可以提供高达256 GB/s的最大双向带宽。 此外，PCIe 6.0规范利用基于固定大小流控制单元（Flit）的编码，允许使用低延迟前向纠错（FEC）和四级脉冲幅度调制（PAM4）信令和强循环冗余校验（CRC）。当然，PCIe 6.0规范保持了与以往PCIe技术的兼容性，支持与数以万计现有产品的连接。 |
